Conyac で依頼された翻訳結果を公開

[英語から日本語への翻訳依頼] 前年までのITRSでは設計と生産性のギャップについて記述していた−集積可能なトランジスタの数の拡大のスピードはそれらを有用な設計にまとめる能力の向上のスピ...

翻訳依頼文
Previous editions of the ITRS have noted a design productivity gap—the number of available transistors growing faster than the ability to meaningfully design them.
This gap impacts IC product value, placing at risk foundry amortization, return-on-investment (ROI) for supplier industries, and indeed the entire semiconductor investment cycle.
Yet, investment in process technology continues to dominate investment in design technology.
The DT roadmap enables control of design costs, as shown in Figure DESN1. In the figure:
penpen さんによる翻訳
以前発行したITRSで、設計生産性のギャップについて言及した。トランジスタの流通量の増加の勢いに比べ、それ(トランジスタ)を意味のある設計にするための能力が追いついていない。
このギャップはIC製品の価値に影響を与え、半導体製造工場の償却、サプライヤー業界の投資収益率、そして実際に半導体業界の投資循環全体を危険にさらしている。
しかし依然として、設計技術より、加工技術への投資の方が多い状況である。
図DESN1に示されているとおり、DTロードマップにより設計費用の管理が可能となる。この図で示されているものは次の通り:

Conyac で翻訳した結果

依頼文字数
527文字
翻訳言語
英語 → 日本語
金額 (スタンダード依頼の場合)
1,186.5円
翻訳時間
約7時間
フリーランサー
penpen penpen
Starter