[Translation from English to Japanese ] Previous editions of the ITRS have noted a design productivity gap—the number...

Additional info

ITRS2009のdesignの一部です。　公式の訳が意味不明だったので、工業外国語に強い方お願いします。

Original text

Previous editions of the ITRS have noted a design productivity gap—the number of available transistors growing faster than the ability to meaningfully design them.
This gap impacts IC product value, placing at risk foundry amortization, return-on-investment (ROI) for supplier industries, and indeed the entire semiconductor investment cycle.
Yet, investment in process technology continues to dominate investment in design technology.
The DT roadmap enables control of design costs, as shown in Figure DESN1. In the figure:

Translation / Japanese

前年までのITRSでは設計と生産性のギャップについて記述していた−集積可能なトランジスタの数の拡大のスピードはそれらを有用な設計にまとめる能力の向上のスピードを上回っているのである。
このギャップはIC製品の価値に悪影響を与えており、ファウンドリの償却、原料業界の投資の回収、ひいては半導体業界全体の投資サイクルをリスクにさらしている。
それでもプロセス技術に対する投資は設計技術に対する投資よりも優先され続ける。
この設計技術のロードマップは図DESN.1に示すように設計コストのコントロールを可能にする。図において：

firesu- over 12 years ago
有難うございました。自分で訳してみた中で、the number of available transistors growing faster than the ability to meaningfully design them.の部分が一番意味が分からなかったので助かりました

Translation / Japanese

以前発行したITRSで、設計生産性のギャップについて言及した。トランジスタの流通量の増加の勢いに比べ、それ（トランジスタ）を意味のある設計にするための能力が追いついていない。
このギャップはIC製品の価値に影響を与え、半導体製造工場の償却、サプライヤー業界の投資収益率、そして実際に半導体業界の投資循環全体を危険にさらしている。
しかし依然として、設計技術より、加工技術への投資の方が多い状況である。
図DESN1に示されているとおり、DTロードマップにより設計費用の管理が可能となる。この図で示されているものは次の通り：

firesu- over 12 years ago
有難うございました。参考にさせてもらいます。